在單片機(jī)的學(xué)習(xí)中，不光是單片機(jī)程序的編寫(xiě)，還有電路的設(shè)計(jì)。有些公司可能會(huì)把單片機(jī)開(kāi)發(fā)分成兩塊：電路設(shè)計(jì)、程序設(shè)計(jì)。然后負(fù)責(zé)電路設(shè)計(jì)的人只負(fù)責(zé)電路設(shè)計(jì)，不用考慮單片機(jī)編程；程序設(shè)計(jì)的人只管單片機(jī)編程，不設(shè)計(jì)電路。

不過(guò)我個(gè)人認(rèn)為，只搞電路設(shè)計(jì)的人可以不用關(guān)心單片機(jī)是怎么編程的，但是搞單片機(jī)程序設(shè)計(jì)的人晶振，卻必須要對(duì)電路很熟悉，你可以不用親自設(shè)計(jì)電路，但是必須對(duì)單片機(jī)項(xiàng)目中各種電路的原理足夠了解，這樣才能確保設(shè)計(jì)出來(lái)的程序穩(wěn)定、健壯。

舉個(gè)例子來(lái)說(shuō)吧，假如一個(gè)單片機(jī)系統(tǒng)中用到了EEPROM存儲(chǔ)芯片，EEPROM芯片的SCL和SDA是開(kāi)漏輸出的，需要外接上拉電阻，假設(shè)電路板上的EEPROM芯片的SCL和SDA的上拉電阻忘記焊上或者壞掉了，這時(shí)候調(diào)試EEPROM是調(diào)不通的，如果這時(shí)候電路設(shè)計(jì)人員不在，而單片機(jī)程序設(shè)計(jì)人員又對(duì)EEPROM的原理不熟悉，就會(huì)陷入到麻煩中：因?yàn)閷?duì)電路不熟悉，就會(huì)一遍一遍的查找程序的原因。可是程序明明沒(méi)有問(wèn)題啊，這個(gè)程序在別的項(xiàng)目中一直都是正常的，為什么在這個(gè)板子上就不行了呢？

還有一點(diǎn)，一般帶有微控制器的電路板，電路功能是否正常，是需要編寫(xiě)一定的驗(yàn)證程序來(lái)測(cè)試電路板的性能的，單靠電路設(shè)計(jì)人員使用萬(wàn)用表、示波器等工具是無(wú)法驗(yàn)證電路的好壞的。

綜上所述，單片機(jī)程序設(shè)計(jì)人員一定要對(duì)電路的原理熟悉，這樣才能設(shè)計(jì)出正確的程序。

從本篇文章開(kāi)始晶振，我們就來(lái)簡(jiǎn)單學(xué)習(xí)一下單片機(jī)開(kāi)發(fā)中常用的電路。

當(dāng)然，由于本人水平有限，關(guān)于這些電路的講解只限于簡(jiǎn)單原理的講解。如果有錯(cuò)誤，歡迎批評(píng)指正。

1. 單片機(jī)常用電路1-晶振電路

早期的單片機(jī)（比如經(jīng)典的51單片機(jī)）系統(tǒng)，外接晶振是必須的（當(dāng)然也可以外接時(shí)鐘脈沖，但是很少用），因?yàn)閱纹瑱C(jī)的運(yùn)行必須依賴(lài)于穩(wěn)定的時(shí)鐘脈沖。但是隨著技術(shù)的發(fā)展，現(xiàn)在很多單片機(jī)都已經(jīng)集成了內(nèi)部時(shí)鐘，所以在一般的應(yīng)用場(chǎng)合，可以不用外接晶振電路了。不過(guò)由于內(nèi)部時(shí)鐘容易受外界干擾，所以在要求嚴(yán)格的場(chǎng)合，晶振電路還是很有必要的。

圖1是典型的單片機(jī)外接晶振電路。

圖1 單片機(jī)晶振電路

該電路不只是有一個(gè)晶振，還有兩個(gè)電容，這兩個(gè)電容有什么作用呢？

這兩個(gè)電容一般稱(chēng)為“匹配電容”或者“負(fù)載電容”、“諧振電容”。晶振電路中加這兩個(gè)電容是為了滿(mǎn)足諧振條件。一般外接電容，是為了使晶振兩端的等效電容等于或接近負(fù)載電容。只有連接合適的電容才能滿(mǎn)足晶振的起振要求，晶振才能正常工作。

負(fù)載電容的值由如下公式計(jì)算：

負(fù)載電容無(wú)法滿(mǎn)足的話一般會(huì)使晶體頻率產(chǎn)生偏差，嚴(yán)重的話晶體無(wú)法起振。電路設(shè)計(jì)中要盡量滿(mǎn)足晶體的負(fù)載電容需求，從而使晶體工作在最佳狀態(tài)。負(fù)載電容計(jì)算公式如下：

CL = C1*C2 / （C1+C2） + CS

CL為晶振的負(fù)載電容值，一般通過(guò)查詢(xún)晶振的數(shù)據(jù)手冊(cè)獲得。CS為電路板的寄生電容，一般取 3~5pF，取C1 = C2，那么公式可以簡(jiǎn)化成如下：

CL = C1 / 2 + CS

一般情況下，增大負(fù)載電容的值會(huì)使振蕩頻率下降，減小負(fù)載電容的值，會(huì)使振蕩頻率上升。

晶振電路2

我們有時(shí)候還會(huì)看到如圖2所示的晶振電路。

圖2 不帶并聯(lián)電阻和帶并聯(lián)電阻的晶振電路

該電路中晶振上又并了一個(gè)電阻，這是為什么呢？

這個(gè)電阻實(shí)際上是反饋電阻，是為了方便晶振起振的。對(duì)于COMS而言，這個(gè)電阻的阻值可以是1M以上，對(duì)于TTL則是需要視情況而定。最好的辦法是看看芯片的數(shù)據(jù)手冊(cè)，確認(rèn)芯片晶振電路內(nèi)部是否有電阻，如果沒(méi)有，電路設(shè)計(jì)時(shí)最好加上。

晶振電路3

圖3是有源晶振電路。

圖3 有源晶振電路

有源晶振通常的用法：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。有源晶振不需要CPU的內(nèi)部振蕩器，連接方式相對(duì)簡(jiǎn)單（主要是做好電源濾波，通常使用一個(gè)電容和電感構(gòu)成的PI型濾波網(wǎng)絡(luò)，輸出端用一個(gè)小阻值的電阻過(guò)濾信號(hào)即可），不需要復(fù)雜的配置電路。相對(duì)于無(wú)源晶體，有源晶振的缺陷是其信號(hào)電平是固定的，需要選擇好合適輸出電平，靈活性較差，而且價(jià)格高。

文章由啟和科技編輯