對應MCU、或USB HUB一般需外部提供時鐘信號，需要外掛一顆晶振。如何結(jié)合晶振的負載電容計算外匹配電容容值以及在晶振振蕩電路設計時需注意哪些事項？
晶振的負載電容是指在電路中跨接晶振兩端的總的外界有效電容，是晶振要正常震蕩所需要的電容如果從晶振插腳兩端向振蕩電路方向看進去的全部有效電容為該振蕩電路加給晶振的負載電容晶振的負載電容的定義如下式：
其中：
CS為晶振兩個管腳之間的寄生電容（又名晶振靜態(tài)電容或Shunt Capacitance）晶振，在晶振規(guī)格書上可以找到具體值，一般0.2pF~8pF不等如圖二是某32.768KHz的電氣參數(shù)，其寄生電容典型值是0.85pF（在表格中采用的是Co）
圖1、某晶振的電氣參數(shù)
CG指的是晶振振蕩電路輸入管腳到GND的總電容，其容值為以下三個部分的和
CD指的是晶振振蕩電路輸入管腳到GND的總電容容值為以下三個部分的和
圖1中標示出了CG，CD，CS的的組成部分
圖2、晶振振蕩電路的概要組成
（2）晶振負載電容和頻偏之間的關系
負載電容（load capacitance）主要影響負載諧振頻率和等效負載諧振電阻晶振，它與石英諧振器一起決定振蕩器的工作頻率，通過調(diào)整負載電容，一般可以將振蕩器的工作頻率調(diào)到標稱值應用時我們一般外接電容，便是為了使晶振兩端的等效電容等于或接近負載電容，對于要求高的場合還要考慮ic輸入端的對地電容，這樣便可以使得晶振工作的頻率達到標稱頻率
負載電容常用的標準值有12.5 pF，16 pF，20 pF，30pF,負載電容和諧振頻率之間的關系不是線性的，負載電容變小時，頻率偏差量變大；負載電容提高時，頻率偏差減小圖3是一個晶體的負載電容和頻率的誤差的關系圖
圖3、晶振誤差— 負載電容（22 pF 負載電容）
如圖3所示，如果晶振兩端的等效電容與晶振標稱的負載電容存在差異時，晶振輸出的諧振頻率將與標稱工作的工作頻率產(chǎn)生一定偏差（又稱之為頻偏），所以合理匹配合適的外加電容使晶振兩端的等效電容等于或接近負載電容顯得十分重要
假設我們需要計算的電路參數(shù)如下所述芯片管腳的輸入電容如圖三CN56XX所示，Ci=4.8pF；所需要采用的晶體規(guī)格如圖二所示，標稱負載電容CL=12.5pF，晶體的寄生電容CS=0.85pF
我們可以得到下式：
為了保持晶振的負載平衡，在實際應用中，一般要求CG=CD，所以進一步可以得到下式：
根據(jù)CG的組成部分，可以得到：
CG=Ci+CPCB+CL1=23.3pF
晶振布線時都會要求晶振盡量靠近振蕩電路，所以CPCB一般比較小，取0.2pF；Ci=4.8pF所以最終的計算結(jié)果如下：(CL2的計算過程類似)
CL1=CL2=18.3pF≈18pF
例外情況：
現(xiàn)在一些芯片內(nèi)部已經(jīng)增加了補償電容（Internal Capacitance），所以在設計的時候，只需要選按照芯片參數(shù)推薦的負載電容值的選擇晶振即可，不需要額外再加電容。但是因為實際設計的寄生電路的不確定性，最好還是預留CL1/CL2的位置。
以上的計算都是基于CG=CD的前提。
各種邏輯芯片的晶振引腳可以等效為電容三點式振蕩器。 晶振引腳的內(nèi)部通常是一個反相器, 或者是奇數(shù)個反相器串聯(lián)。 在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個電阻連接。 對于 CMOS 芯片通常是數(shù) M 到數(shù)十 M 歐之間。 很多芯片的引腳內(nèi)部已經(jīng)包含了這個電阻, 引腳外部就無需再接。 這個電阻是為了使反相器在振蕩初始時處與線性狀態(tài), 反相器就如同一個有很大增益的放大器, 以便于晶振起振。
無源晶振電路等效為一個并聯(lián)諧振回路。 晶振旁邊的兩個電容接地, 實際上就是電容三點式電路的分壓電容, 接地點就是分壓點。 以接地點即分壓點為參考點, 振蕩引腳的輸入和輸出為反相, 但從并聯(lián)諧振回路即晶振兩端來看, 形成一個正反饋以保證電路持續(xù)振蕩。 在芯片設計時, 這兩個電容就已經(jīng)形成, 一般是兩個的容量相等。外接電容元件的大小一般為數(shù) PF 到數(shù)十 PF, 依頻率和晶振的特性而定。 需要注意的是: 這兩個電容串聯(lián)的值是并聯(lián)在諧振回路上的, 會影響振蕩頻率。 當兩個電容量相等時, 反饋系數(shù)是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩(wěn)定可以減小輸入端對地電容量, 而增加輸出端的值以提高反饋量。
1、使晶振、外部電容元件（如果有）與 IC之間的信號線盡可能保持最短當非常低的電流通過IC晶振振蕩器時，如果線路太長，會使它對 EMC、ESD 與串擾產(chǎn)生非常敏感的影響而且長線路還會給振蕩器增加寄生電容。
2、盡可能將其它時鐘線路與頻繁切換的信號線路布置在遠離晶振連接的位置。
3、注意晶振和地的走線。
4、將晶振外殼接地。
如果實際的負載電容配置不當,第一會引起線路參考頻率的誤差。另外如在發(fā)射接收電路上會使晶振的振蕩幅度下降(不在峰點),影響混頻信號的信號強度與信噪當波形出現(xiàn)削峰,畸變時,可增加負載電阻調(diào)整(幾十K到幾百K)，若要穩(wěn)定波形，建議為晶振增加一個并聯(lián)1M左右的反饋電阻，如下圖所示：
文章由啟和科技編輯
上一篇：電子芯片 全球芯片荒加劇 三星電子、恩智浦被迫停產(chǎn)
