一種新穎的T型D/A電容網(wǎng)絡(luò)的設(shè)計(jì)

1、T型電容網(wǎng)絡(luò)D／A轉(zhuǎn)換器

4位T型電容網(wǎng)絡(luò)D／A轉(zhuǎn)換器原理電路如圖1所示。由圖1可以看出，在T型電容網(wǎng)絡(luò)里僅用了C，2C兩種容值的電容，最小與最大電容值之比為1：2，因而克服了權(quán)電容網(wǎng)絡(luò)的缺點(diǎn)。

為了分析方便該電路的工作原理，先對(duì)T型電容網(wǎng)絡(luò)進(jìn)行簡(jiǎn)化。假設(shè)輸入的數(shù)字信號(hào)為d3d2d1d0=0001，此時(shí)模擬開(kāi)關(guān)S0接基準(zhǔn)電壓VREF，其余S1，S2，S3均接地，了型電容網(wǎng)絡(luò)處于圖2所示的狀態(tài)下。若利用戴維南定理從AA端向右逐級(jí)進(jìn)行化簡(jiǎn)，則得到圖3所示化簡(jiǎn)電路。由此可以看出，經(jīng)過(guò)每一級(jí)節(jié)點(diǎn)之后輸出的電壓均以1／2的比例遞減。在S0上加的VREF，到了DD端則變成了VREF／24。同理，若在S1，S2和S3上分別加上VREF，則在DD端提供的電壓分別為VREF／23電容網(wǎng)，VREF／22和VREF／21。而且DD端的等效輸出電容永遠(yuǎn)是2Cx。

根據(jù)疊加原理可以得出將VREF加到每個(gè)模擬開(kāi)關(guān)上時(shí)電容網(wǎng)，T型電容網(wǎng)絡(luò)的等效輸出電壓為：

VE= VREF／24 (d3×23+ d2×22+ d1×21+ d0×20)

由此可以畫出T型電容網(wǎng)絡(luò)D／A轉(zhuǎn)換器的等效電路圖如圖4所示，其輸出電壓為；

該式說(shuō)明，D／A轉(zhuǎn)換器輸出電壓V0與輸入的數(shù)字量成正比，即實(shí)現(xiàn)了數(shù)字量到模擬量之間的轉(zhuǎn)換。

同理，對(duì)于n位T型電容網(wǎng)絡(luò)D／A轉(zhuǎn)換器則有：

T型電容網(wǎng)絡(luò)D／A轉(zhuǎn)換器的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，電容容值之差較小，缺點(diǎn)是電容數(shù)目較多，傳輸速度較低，且各級(jí)之間因信號(hào)傳輸誤差及開(kāi)關(guān)動(dòng)作的誤差可能引起輸出端產(chǎn)生尖峰脈沖影響電路工作。

2 結(jié) 語(yǔ)

T型電容網(wǎng)絡(luò)D／A轉(zhuǎn)換器的優(yōu)點(diǎn)是電路結(jié)構(gòu)簡(jiǎn)單，電容容值之差較小?？朔藱?quán)電容網(wǎng)絡(luò)D／A轉(zhuǎn)換器在輸人數(shù)字量位數(shù)較多時(shí)各個(gè)電容器的電容量相差很大的主要缺點(diǎn)。同時(shí)，在MOS集成電路中電容器不僅容易制作，而且可以通過(guò)精確控制電容器的尺寸嚴(yán)格地保持各電容器之間電容量的比例關(guān)系。

因此，在采用MOS工藝制造D／A轉(zhuǎn)換器時(shí)，權(quán)電容網(wǎng)絡(luò)D／A轉(zhuǎn)換器也不失為一種常用的方案。

文章由啟和科技編輯