PS：2020.03.01，無(wú)錫的生活短暫而緩慢，今天就給大家整理了一下MOS電容相關(guān)的知識(shí)點(diǎn)。電容作為電路中經(jīng)常會(huì)使用到的無(wú)源器件，相信大家一定不會(huì)陌生，但是在實(shí)際的工藝庫(kù)中，關(guān)于電容，又有哪些需要注意的地方呢？

在不同F(xiàn)AB提供的標(biāo)準(zhǔn)單元工藝庫(kù)內(nèi)，電容是必不可少的，一般的工藝庫(kù)中會(huì)提供以下電容：metal電容，MOS電容，poly（pip)電容等，最為常用的就是MOS電容啦！

MOS電容有很多好處，面積較小，且容值較大，但是缺點(diǎn)就是電容的精度不夠。下面我們來(lái)著重介紹一下MOS電容！ 做MOS電容使用時(shí)，各個(gè)極的接法如下，柵極作為電容的正端做電容，源極漏極和襯底全部連在一起作為負(fù)端。

直接上圖，以NMOS為例。下圖是一個(gè)典型的NMOS內(nèi)部電容，大家是不是一眼望過(guò)去有很多電容，看到這里請(qǐng)不要慌（當(dāng)時(shí)我就慌了），因?yàn)橛泻芏嗖恍枰汴P(guān)心。

Pic1

我們先介紹一下上述的各個(gè)電容，然后指出你需要關(guān)心的那一個(gè)，其他的都可以不用管。

C1：從圖上看，存在于柵極G和電子溝道之間，那么柵和溝道之間的層次是什么，Metal-Oxide_Semi，是氧化層。大家還記得MOSFET的工作原理嗎：柵極加電壓，形成從柵指向襯底的電場(chǎng)，吸引電子形成溝道。這氧化層，不就是一個(gè)平板電容嗎？高中物理老師教我們，平板電容的公式是C=S/（4Πkd），這個(gè)S就是指面積，1/4Πkd可以認(rèn)為是單位面積的容值。但這個(gè)C1的面積是多大呢？

Pic2

如Pic2所示，Pic2是一個(gè)MOS管的立體圖，很明顯看出來(lái)，C1的面積是W*L，所以我們C1的容值就是WLCox（Cox代表單位面積的容值）。（題外話，metal to metal用的也是平板電容的原理）

C2：C2位于溝道和襯底之間，所以他是個(gè)襯底和溝道之間的電容，也是正比于W*L的面積的，不用太關(guān)心。

C3/C4：C3和C4是柵和源漏交疊部分的電容，大家注意，Oxide的平板電容明顯包括了C1+C3+C4哦！那假設(shè)交疊的長(zhǎng)度記成LD，單位交疊電容的容值記作Cov，那么想必大家已經(jīng)計(jì)算出來(lái)了C3=C4=W*LD*Cov。

C5/C6：這兩個(gè)電容式源極，漏極分別與襯底之間的電容，可以先不用太關(guān)心。

總結(jié)：C1,C3,C4占比容值大部分，這三個(gè)部分就是我們常說(shuō)的CGS，CGD。另外的C2，C5，C6相對(duì)較小可以忽略。

了解了每個(gè)電容的組成成分，現(xiàn)在來(lái)說(shuō)一下在各個(gè)工作區(qū)間內(nèi)，MOS電容的組成成分：

截止區(qū)：截止區(qū)由于不存在溝道，所以柵極到溝道的電容可以認(rèn)為為零，僅存在源極和漏極分別與柵極的交疊電容。

CGS=CGD=W*LD*Cov

課本上把LD給約去了，理由是交疊電容的影響因素非常復(fù)雜，不能單純使用平板電容的公式去替代，但是作為一個(gè)IC電路工程師我覺(jué)得不用管這么多，用上面的公式更容易方便理解。

線性區(qū)：當(dāng)VDS電壓較小時(shí)，系統(tǒng)工作在線性區(qū)，正因?yàn)榫€性區(qū)的源漏壓差較小，所以對(duì)靠近源極的平板電容和靠近漏極的平板電容影響不大，可以認(rèn)為CGS=CGD，具體容值分析如下：

C總=C1+C3+C4=WLCox+2W*LD*Cov

當(dāng)然以上忽略了C2，C5，C6容值較小的部分，CGS+CGD=C1+C3+C4，則

CGS=CGD=WLCox/2+W*LD*Cov

飽和區(qū)：飽和區(qū)由于漏極電壓要大于源極，并且伴隨著溝道向左夾斷，氧化層中的電場(chǎng)存在強(qiáng)弱梯度，所以做電容，處于漏極部分的電容值僅為漏極的交疊電容，即是

CGD=W*LD*Cov

而CGS就包含了源極交疊電容外加?xùn)艠O與溝道電容（原因是溝道夾斷，溝道位置往左偏，所以溝道與柵極的電容就應(yīng)該包含在CGS之中）

CGS=W*LD*Cov+W*Leff*Cox*2/3