這兩個(gè)電容叫晶振的負(fù)載電容晶振 電容晶振 電容，分別接在晶振的兩個(gè)腳上和對地的電容，一般在幾十皮發(fā)。 它會影響到晶振的諧振頻率和輸出幅度，一般訂購晶振時(shí)候供貨方會問你負(fù)載電容是多少。 晶振的負(fù)載電容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C 式中 Cd,Cg 為分別接在晶振的兩個(gè)腳上和對 地的電容,Cic（集成電路內(nèi)部電容）+△C（PCB 上電容）經(jīng)驗(yàn)值為 3 至 5pf. 各種邏輯芯片的晶振引腳可以等效為電容三點(diǎn)式振蕩器. 晶振引腳的內(nèi)部通常是一個(gè)反相 器, 或者是奇數(shù)個(gè)反相器串聯(lián). 在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個(gè)電阻 連接, 對于 CMOS 芯片通常是數(shù) M 到數(shù)十 M 歐之間. 很多芯片的引腳內(nèi)部已經(jīng)包含了 這個(gè)電阻, 引腳外部就不用接了. 這個(gè)電阻是為了使反相器在振蕩初始時(shí)處與線性狀態(tài), 反 相器就如同一個(gè)有很大增益的放大器, 以便于起振. 石英晶體也連接在晶振引腳的輸入和 輸出之間, 等效為一個(gè)并聯(lián)諧振回路, 振蕩頻率應(yīng)該是石英晶體的并聯(lián)諧振頻率. 晶體旁邊 的兩個(gè)電容接地, 實(shí)際上就是電容三點(diǎn)式電路的分壓電容, 接地點(diǎn)就是分壓點(diǎn). 以接地點(diǎn)即 分壓點(diǎn)為參考點(diǎn), 振蕩引腳的輸入和輸出是反相的, 但從并聯(lián)諧振回路即石英晶體兩端來 看, 形成一個(gè)正反饋以保證電路持續(xù)振蕩. 在芯片設(shè)計(jì)時(shí), 這兩個(gè)電容就已經(jīng)形成了, 一般 是兩個(gè)的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻 率范圍. 外接時(shí)大約是數(shù) PF 到數(shù)十 PF, 依頻率和石英晶體的特性而定. 需要注意的是: 這兩個(gè)電容串聯(lián)的值是并聯(lián)在諧振回路上的, 會影響振蕩頻率. 當(dāng)兩個(gè)電容量相等時(shí), 反饋 系數(shù)是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩(wěn)定可以減小輸入端對 地電容量, 而增加輸出端的值以提高反饋量. 在這里不能畫圖, 不知道敘述是否清楚. 一般 芯片的 Data sheet 上會有說明 Increase in the value of output to increase the amount of feedback. Here not drawing, do not know if narrative is clear. In general there will be chip Data sheet Note

文章由啟和科技編輯