對(duì)應(yīng)MCU、ROMan">WiFi或USB HUB一般需外部提供時(shí)鐘信號(hào)，需要外掛一顆晶振，常有客戶問到，如何結(jié)合晶振的負(fù)載電容計(jì)算外匹配電容容值以及在晶振振蕩電路設(shè)計(jì)時(shí)需注意哪些事項(xiàng)，所以小編對(duì)此做一個(gè)歸納總結(jié)，如有不正確之處，歡迎指正。

(1)晶振負(fù)載電容定義

晶體元件的負(fù)載電容是指在電路中跨接晶體兩端的總的外界有效電容，是晶振要正常震蕩所需要的電容。如果從石英晶體插腳兩端向振蕩電路方向看進(jìn)去的全部有效電容為該振蕩電路加給石英晶體的負(fù)載電容。石英晶體的負(fù)載電容的定義如下式:

其中:

CS為晶體兩個(gè)管腳之間的寄生電容(又名晶振靜態(tài)電容或Shunt Capacitance)，在晶體的規(guī)格書上可以找到具體值，一般0.2pF~8pF不等。如圖二是某32.768KHz的電氣參數(shù)，其寄生電容典型值是0.85pF(在表格中采用的是Co)。

圖1、某晶體的電氣參數(shù)

CG指的是晶體振蕩電路輸入管腳到GND的總電容，其容值為以下三個(gè)部分的和。

● 需加外晶振主芯片管腳芯到GND的寄生電容 Ci

● 晶體震蕩電路PCB走線到到GND的寄生電容CPCB

● 電路上外增加的并聯(lián)到GND的外匹配電容 CL1

CD指的是晶體振蕩電路輸入管腳到GND的總電容。容值為以下三個(gè)部分的和。

● 需加外晶振主芯片管腳芯到GND的寄生電容, Co

● 晶體震蕩電路PCB走線到到gnd的寄生電容，CPCB

● 電路上外增加的并聯(lián)到GND的外匹配電容, CL2

圖1中標(biāo)示出了CG，CD，CS的的組成部分。

圖2、晶體振蕩電路的概要組成

(2)晶體負(fù)載電容和頻偏之間的關(guān)系

負(fù)載電容(load capacitance)主要影響負(fù)載諧振頻率和等效負(fù)載諧振電阻，它與石英諧振器一起決定振蕩器的工作頻率，通過調(diào)整負(fù)載電容，一般可以將振蕩器的工作頻率調(diào)到標(biāo)稱值。應(yīng)用時(shí)我們一般外接電容，便是為了使晶振兩端的等效電容等于或接近負(fù)載電容，對(duì)于要求高的場(chǎng)合還要考慮ic輸入端的對(duì)地電容，這樣便可以使得晶振工作的頻率達(dá)到標(biāo)稱頻率。

負(fù)載電容常用的標(biāo)準(zhǔn)值有12.5 pF，16 pF，20 pF，30pF,負(fù)載電容和諧振頻率之間的關(guān)系不是線性的，負(fù)載電容變小時(shí)，頻率偏差量變大;負(fù)載電容提高時(shí)，頻率偏差減小。圖3是一個(gè)晶體的負(fù)載電容和頻率的誤差的關(guān)系圖。

圖3、晶振誤差- 負(fù)載電容(22 pF 負(fù)載電容)

(3)晶振負(fù)載電容外匹配電容CL1及CL2計(jì)算

如圖3所示，如果晶振兩端的等效電容與晶振標(biāo)稱的負(fù)載電容存在差異時(shí)，晶振輸出的諧振頻率將與標(biāo)稱工作的工作頻率產(chǎn)生一定偏差(又稱之為頻偏)，所以合理匹配合適的外加電容使晶振兩端的等效電容等于或接近負(fù)載電容顯得十分重要。

假設(shè)我們需要計(jì)算的電路參數(shù)如下所述。芯片管腳的輸入電容如圖三CN56XX所示電容，Ci=4.8pF;所需要采用的晶體規(guī)格如圖二所示，標(biāo)稱負(fù)載電容CL=12.5pF，晶體的寄生電容CS=0.85pF。

我們可以得到下式:

為了保持晶體的負(fù)載平衡，在實(shí)際應(yīng)用中，一般要求CG=CD，所以進(jìn)一步可以得到下式:

根據(jù)CG的組成部分，可以得到:

CG=Ci+CPCB+CL1=23.3pF

晶體布線時(shí)都會(huì)要求晶體盡量靠近振蕩電路電容，所以CPCB一般比較小，取0.2pF;Ci=4.8pF。所以最終的計(jì)算結(jié)果如下:(CL2的計(jì)算過程類似)

CL1=CL2=18.3pF≈18pF

例外情況:

現(xiàn)在有很多芯片內(nèi)部已經(jīng)增加了補(bǔ)償電容(internal capacitance)，所以在設(shè)計(jì)的時(shí)候，只需要選按照芯片datasheet推薦的負(fù)載電容值的選擇晶體即可，不需要額外再加電容。但是因?yàn)閷?shí)際設(shè)計(jì)的寄生電路的不確定性，最好還是預(yù)留CL1/CL2的位置。