導語

◆ 曾經(jīng)烙鐵哥在【電容 | 電路中的電容應(yīng)該取多大？】分享過AC-DC開關(guān)電源輸入電容的容值計算，它針對的是交流電壓輸入的情況。有人就問了，如果是直流電壓輸入的情況下呢，比如芯片旁的去耦電容應(yīng)該怎么選？還是用千年不變的0.1uF嗎？我們先看下這個電容怎么理解。

去耦電容如何理解

圖-1：去耦電容工作原理示意圖

◆ 理解1：如圖-1，在芯片穩(wěn)態(tài)工作下負載電流由Is提供，電容C滿電荷。當負載在極短的時間內(nèi)發(fā)生瞬間變化時，電源Vs無法很快地響應(yīng)這個電流，芯片電壓跌落，而電容能馬上感應(yīng)到這個變化為芯片提供電流Ic，防止電壓繼續(xù)跌落，從而使電壓穩(wěn)定。簡言之，去耦電容好比一個水庫，雨季儲水，旱季放水。

◆ 理解2：我們說設(shè)計一個電源的本質(zhì)就是設(shè)計它的內(nèi)阻Zs。比如一個電源的輸出電壓電流為12V\1A，那么它的內(nèi)阻就是12V/1A=12Ω。而電源內(nèi)阻與負載成分壓關(guān)系，如果內(nèi)阻足夠小則可以認為Vs理想電壓源就全部加在了負載，電流能力強。

現(xiàn)將去耦電容并到電源上。由于電容具有通交特性，對于瞬態(tài)電流呈現(xiàn)低阻抗，因此電源并上電容后在瞬態(tài)時則阻抗更低，能提供的電流更大。簡言之，去耦電容降低了電源內(nèi)阻，提升了電流能力。

從這個角度理解去耦電容是比較科（有）學（用）的。如果說水庫大小對應(yīng)電容值，而把電容理解成一個水庫，后面我們會發(fā)現(xiàn)電容值并不能說明一些現(xiàn)象。

電容特性

◆ 若將電容理解成一個水庫，可以計算出這個電容值。比如負載在瞬間1ns需要讓電容提供10A電流，電壓為3.3V，允許的電壓波動為±5%。則電容值：

驚喜不？1ns/10A只要60nF，很顯明這并不符合實際。想想我們單片機系統(tǒng)隨隨便便都要幾百nF，而且電流遠遠小于10A。所以說只看電容量是不夠的。

◆ 實際上這就是電容理想與現(xiàn)實的差距，實際的電容會包含一些寄生參數(shù)，如下圖-2。

圖-2：電容模型

◆ 下面我們用ADS對60nF電容的兩個模型進行AC掃描仿真查看它們的阻抗特性去耦電容，如下圖-3。采用的是直接對電流源進行頻率掃描，由于所用電流源為1A，所以實際上電容上的電壓值就是阻抗值。

圖-3：電容模型阻抗仿真原理圖

圖-4：電容模型阻抗仿真曲線

◆ 如上圖-4，可以看到理想電容的阻抗隨著頻率升高而降低，電容始終是電容。而實際電容在超過某個頻率時阻抗不降反增，呈感性，電容不再是電容。

所以，以上1ns/10A選擇60nF可能是不夠的，因為在大于29.9M的電流頻帶內(nèi)它的阻抗變大，電流能力會下降。為此，為了讓電源系統(tǒng)的阻抗始終在一個合理的區(qū)間內(nèi)，下面引入目標阻抗設(shè)計法，它也是當前最有效的方法。

目標阻抗設(shè)計法

圖-5：目標阻抗示意圖

◆ 如上圖-5，我們將從芯片向電源端看去的阻抗等效為電源系統(tǒng)的阻抗，如果這個阻抗越小則負載能力越強。那么這個阻抗應(yīng)該多大才能滿足我們的負載要求呢？先將滿足我們要求的阻抗稱之目標阻抗。

假設(shè)電壓波動為ΔV，負載最大瞬態(tài)電流變化量為ΔI，則目標阻抗等于

◆ 總而言之，我們只要將電源系統(tǒng)的阻抗控制在目標阻抗以內(nèi)就能夠滿足負載要求。

舉個例子

◆芯片負載以單片機STM32F051X的VDD電源為例，相關(guān)參數(shù)如下：

圖-6：STM32F051X VDD電容推薦

表-1：STM32F051X電氣參數(shù)

以上圖表，由于推薦電容與IVDD沒有注明電壓條件，但是根據(jù)Typical values可以認為條件為3.3V。所以得到廠家推薦：在電壓為3.3V下，VDD去耦電容為2x100nF+1x4.7uF，IVDD最大為100mA。這里認為IVDD就是最大的瞬間電流變化量。還有最低工作電壓為2V，則目標阻抗：

◆ 我們對當前電源系統(tǒng)進行阻抗仿真如下圖-7去耦電容，這里假設(shè)理想電源與去耦電容間的不理想?yún)?shù)為R1、L1，同時電容直接利用了TDK的Design Kit，是個實際的電容模型。