去藕電容就是起到一個電池的作用，滿足驅動電路電流的變化，避免相互間的耦合干擾。

電容退耦原理

采用電容退耦是解決電源噪聲問題的主要方法。這種方法對提高瞬態(tài)電流的響應速度，降 低電源分配系統的阻抗都非常有效。

對于電容退耦，很多資料中都有涉及，但是闡述的角度不同。有些是從局部電荷存儲（即 儲能）的角度來說明，有些是從電源分配系統的阻抗的角度來說明，還有些資料的說明更 為混亂，一會提儲能，一會提阻抗，因此很多人在看資料的時候感到有些迷惑。其實，這兩種提法，本質上是相同的，只不過看待問題的視角不同而已。

去耦電容在集成電路電源和地之間的有兩個作用：一方面是本集成電路的蓄能電容，另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容值是0.1μF。這個電容的分布電感的典型值是5μH。0.1μF的去耦電容有5μH的分布電感，它的并行共振頻率大約在7MHz左右，也就是說，對于10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，并行共振頻率在20MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容，或1個蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來的，這種卷起來的結構在高頻時表現為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用并不嚴格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF。

退耦原理： （去耦即退耦）

高手和前輩們總是告訴我們這樣的經驗法則：“在電路板的電源接入端放置一個1～10μF的電容，濾除低頻噪聲；在電路板上每個器件的電源與地線之間放置一個0.01～0.1μF的電容，濾除高頻噪聲?！痹跁昀锬軌虻玫降拇蠖鄶档母咚貾CB設計、高速數字電路設計的經典教程中也不厭其煩的引用該首選法則（老外俗稱Rule of Thumb）。

在直流電源回路中，負載的變化會引起電源噪聲。例如在數字電路中，當電路從一個狀態(tài)轉換為另一種狀態(tài)時，就會在電源線上產生一個很大的尖峰電流，形成瞬變的噪聲電壓。配置去耦電容可以抑制因負載變化而產生的噪聲，是印制電路板的可靠性設計的一種常規(guī)做法。去耦電容主要是去除高頻如RF信號的干擾，干擾的進入方式是通過電磁輻射。

而實際上，芯片附近的電容還有蓄能的作用，這是第二位的。你可以把總電源看作密云水庫，我們大樓內的家家戶戶都需要供水，這時候，水不是直接來自于水庫，那樣距離太遠了，等水過來，我們已經渴的不行了。

實際水是來自于大樓頂上的水塔，水塔其實是一個buffer的作用。如果微觀來看，高頻器件在工作的時候，其電流是不連續(xù)的，而且頻率很高，而器件VCC到總電源有一段距離，即便距離不長，在頻率很高的情況下，阻抗Z＝i*wL R，線路的電感影響也會非常大，會導致器件在需要電流的時候，不能被及時供給。而去耦電容可以彌補此不足。這也是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因之一（在vcc引腳上通常并聯一個去藕電容，這樣交流分量就從這個電容接地。）

配置原則如下：

電源輸入端跨接一個10～100uF的電解電容器去耦電容，如果印制電路板的位置允許，采用100uF以上的電解電容器的抗干擾效果會好。

為每個集成電路芯片配置一個0.01uF的陶瓷電容器。如遇到印制電路板空間小而裝不下時，可每4～10個芯片配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小去耦電容，在500kHz～20MHz范圍內阻抗小于1Ω，而且漏電流很小（0.5uA以下）。

對于噪聲能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。

去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。

文章由啟和科技編輯