一、MII接口

1.MII接口分析

MII接口提供了MAC和PHY之間，PHY與STA（Station Management）之間的互聯(lián)技術，該接口支持10Mb/s與100Mb/s的速率，數(shù)據(jù)位寬4bit。

提到MII，就有可能涉及到RS，PLS，STA等名詞，下面講一下他們之間的關系。

所謂RS即Reconciliation sublayer，他的主要功能是提供一種MII和MAC/PLS之間的信號映射機制。他們（RS與MII）之間的關系如下：

圖一RS與MII的關系

MII接口的管理接口可同時控制多個PHY，802.3協(xié)議最多支持32個PHY，但有一定的限制：要符合協(xié)議要求的接口特性。所謂管理接口，就是MDC和MDIO信號。

前面講過RS和PLS的關系，以及MII接口連接的對象，他們通過MII接口進行連接的示意圖如下。有圖可知，MII的管理接口是與STA連接的。

圖二PLS與MII的連接

下面將詳細介紹MII接口的信號定義，時序特性等。由于MII有MAC和PHY模式，因此，將會根據(jù)這兩種模式進行分析。

2.MII接口信號定義

MII接口可以分為MAC模式和PHY模式，一般來說MAC和PHY對接，但是MAC和AMC也是可以對接的。

以前10M的MAC層芯片和物理芯片之間的數(shù)據(jù)傳輸是通過一根數(shù)據(jù)線進行的，其時鐘是10M，在100M中，如果也用一根數(shù)據(jù)線來傳送的話，時鐘需要100M，這會帶來一些問題，所以定義了MII接口，他是用4根數(shù)據(jù)線來傳輸數(shù)據(jù)的，這樣在傳送100M數(shù)據(jù)的時候，始終就從100MHZ降到了25MHZ。在10M速率時，時鐘會降低到2.5MHZ，這樣就實現(xiàn)了10M和100M的兼容。

MII接口包含四個部分。一是從MAC層到PHY層的數(shù)據(jù)發(fā)送接口，二是MAC層到PHY層的數(shù)據(jù)接收端口，三是PHY層到MAC層的狀態(tài)指示信號，四是MAC層和PHY層之間傳送控制和狀態(tài)信息的MDIO接口。

MII接口的MAC模式定義：

圖三MII接口的MAC模式定義

MII接口的PHY模式定義：

圖四MII接口的PHY模式定義

3.MII接口的時序特性

在MII接口中，TX的參考時鐘是TX_CLK，RX的參考時鐘是RX_CLK，802.3-2005定義了他們之間的關系。

圖五TX_CLK與其信號關系

圖六RX_CLK與其信號關系

由圖五和圖六可知，數(shù)據(jù)傳輸是在時鐘的上升沿。

4.MII信號的功能特性

.TX_CLK：TX_CLK是一個連續(xù)的時鐘信號（即系統(tǒng)啟動，該信號就一直存在），它是TX_EN，TXD，TX_ER（信號方向從RS到PHY）的參考時鐘，TX_CLK由PHY驅動，頻偏100PPM。

.RX_CLK：RX_CLK與TX_CLK具有相同的要求，所不同的就是它是RX_DV，RXD，TX_ER（方向從PHY到RS）的參考時鐘。RX_CLK同樣是由PHY驅動，PHY可能從接收到的數(shù)據(jù)中提取時鐘RX_CLK，也可以從一個名義上的參考時鐘來驅動RX_CLK。

.TXD：TXD由RS驅動，同步于TX_CLK，在TX_CLK的時鐘周期內(nèi)，并且TX_EN有效，TXD上的數(shù)據(jù)被PHY接收，否則TXD的數(shù)據(jù)對PHY沒有任何影響。

.TX_ER：TX_ER同步于TX_CLK，在數(shù)據(jù)傳輸過程中，如果TX_ER有效超過一個時鐘周期，并且此時TX_EN是有效的，則數(shù)據(jù)通道中傳輸?shù)臄?shù)據(jù)是無效的。當TX_ER有效并不影響工作在10Mb/s的PHY或者TX_EN無效時的數(shù)據(jù)傳輸。在MII接口的連線中，如果TX_ER信號線沒有用到，必須將它下拉。

.RX_DV：RX_DV同步于RX_CLK，被PHY驅動，它的作用如同TX_EN，不同的是時序上有一點差別：為了讓數(shù)據(jù)能夠成功的被RS接收，要求RX_DV的有效時間必須覆蓋整個FRAME的過程。