上拉（Pull Up ）或下拉（Pull Down）電阻（兩者統(tǒng)稱為“拉電阻”）最基本的作用是：將狀態(tài)不確定的信號線通過一個電阻將其箝位至高電平（上拉）或低電平（下拉），無論它的具體用法如何，這個基本的作用都是相同的，只是在不同應(yīng)用場合中會對電阻的阻值要求有所不同，從而也引出了諸多新的概念，本節(jié)我們就來小談一下這些內(nèi)容。

如果拉電阻用于輸入信號引腳，通常的作用是將信號線強(qiáng)制箝位至某個電平，以防止信號線因懸空而出現(xiàn)不確定的狀態(tài)，繼而導(dǎo)致系統(tǒng)出現(xiàn)不期望的狀態(tài)，如下圖所示：

在實際應(yīng)用中，10K歐姆的電阻是使用數(shù)量最多的拉電阻。需要使用上拉電阻還是下拉電阻，主要取決于電路系統(tǒng)本身的需要，比如電阻，對于高有效的使能控制信號（EN）， 我們希望電路系統(tǒng)在上電后應(yīng)處于無效狀態(tài)，則會使用下拉電阻。

假設(shè)這個使能信號是用來控制電機(jī)的，如果懸空的話，此信號線可能在上電后（或在運行中）受到其它噪聲干擾而誤觸發(fā)為高電平，從而導(dǎo)致電機(jī)出現(xiàn)不期望的轉(zhuǎn)動，這肯定不是我們想要的，此時可以增加一個下拉電阻。

而相應(yīng)的，對于低有效的復(fù)位控制信號（RST#），我們希望上電復(fù)位后處于無效狀態(tài)，則應(yīng)使用上拉電阻。

大多數(shù)具備邏輯控制功能的芯片（如單片機(jī)、FPGA等）都會集成上拉或下拉電阻，用戶可根據(jù)需要選擇是否打開，STM32單片機(jī)GPIO模式即包含上拉或下拉，如下圖所示（來自ST數(shù)據(jù)手冊）：

根據(jù)拉電阻的阻值大小，我們還可以分為強(qiáng)拉或弱拉（weak pull-up/down），芯片內(nèi)部集成的拉電阻通常都是弱拉（電阻比較大），拉電阻越小則表示電平能力越強(qiáng)（強(qiáng)拉），可以抵抗外部噪聲的能力也越強(qiáng)（也就是說，不期望出現(xiàn)的干擾噪聲如果要更改強(qiáng)拉的信號電平，則需要的能量也必須相應(yīng)加強(qiáng)），但是拉電阻越小則相應(yīng)的功耗也越大，因為正常信號要改變信號線的狀態(tài)也需要更多的能量，在能量消耗這一方面，拉電阻是絕不會有所偏頗的，如下圖所示：

對于上拉電阻R1而言，控制信號每次拉低L都會產(chǎn)生VCC/R1的電流消耗（沒有上拉電阻則電流為0），相應(yīng)的，對于下拉電阻R2而言，控制信號每次拉高H也會產(chǎn)生VCC/R2R 電流消耗（本文假設(shè)高電平即為VCC）。

強(qiáng)拉與弱拉之間沒有嚴(yán)格說多少歐姆是強(qiáng)弱的分界，一般我們使用的拉電阻都是弱拉，這樣我們?nèi)匀豢梢允褂猛獠靠刂菩盘枌⒁呀?jīng)上/下拉的信號線根據(jù)需要進(jìn)行電平的更改。

強(qiáng)拉電阻的極端就是零歐姆電阻，亦即將信號線直接與電源或地相連接，比如，對于EEPROM存儲芯片24C02應(yīng)用電路，如下圖所示：

其中，E0,E1,E2（地址配置位）在應(yīng)用中通常都是直接強(qiáng)上拉到電源VCC，或強(qiáng)下拉到GND，因為存儲芯片的地址在系統(tǒng)運行過程中是不會再發(fā)生變化的，同樣，芯片的寫控制引腳WC（Write Control）也被強(qiáng)下拉到GND。

拉電阻作為輸出（或輸入輸出）時牽涉到的知識點會更多一些，但本質(zhì)的功能也是將電平箝位，最常見的輸出上拉電阻出現(xiàn)在開集（Open Collector,OC）或開漏（Open Drain,OD）結(jié)構(gòu)的引腳。

我們有很多芯片的輸出引腳是推挽輸出結(jié)構(gòu)（Output Push-Pull），如下圖所示（還有一種反相輸出的結(jié)構(gòu)，本質(zhì)也是一樣的）：

推挽輸出結(jié)構(gòu)引腳的特點是：無論引腳輸出高電平“H”還是低電平“L”，都有比較強(qiáng)的驅(qū)動能力（輸入或輸出電流能力）！

當(dāng)推挽輸出結(jié)構(gòu)的控制信號為低電平“L”時，Q1截止Q2導(dǎo)通電阻，電流I1由電源VCC經(jīng)負(fù)載RL與三極管Q2流向公共地，我們稱此電流為灌電流（Sink Current），也就是外部電流灌入芯片內(nèi)部，如下圖所示：

相應(yīng)的，當(dāng)推挽輸出結(jié)構(gòu)的控制信號為高電平“H”時，Q1導(dǎo)通Q2截止，電流I1由電源VCC經(jīng)三極管Q1與負(fù)載RL流向公共地，我們稱此電流為拉電流（Source Current），也就是芯片內(nèi)部可以向外提供的電流（所以稱之為“源電源”），從另一個角度講，也就是外電路可以從芯片中拉走多少電流，如下圖所示：