模擬IC電路設計中，會經(jīng)常用到電容。芯片內(nèi)部的電容一般使用金屬當作上下基板，但是這種金屬電容缺點是消耗面積太大。為了作為替代，在一些對電容要求不是很高的電路中，有人就想到了MOS管。

確實，MOS管作為電容，相比使用金屬電容來講，同樣容值要求下，可以節(jié)省不少面積。那么電子網(wǎng)就來說下MOS管電容的原理及優(yōu)缺點。

MOS管電容的原理

MOS管形成電容的主要原理，就是利用gate與溝道之間的柵氧作為絕緣介質(zhì)，gate作為上極板，源漏和襯底三端短接一起組成下極板。

以下圖的NMOS管為例。

Figure 1. NMOS的剖面圖

它的源漏和沉底連到一起到地，gate上有一個電壓源。

當gate的電源大到一定程度，超過閾值電壓VTH，會引起源漏之間出現(xiàn)反型層，即溝道形成，這樣柵氧就充當了gate與溝道之間的絕緣介質(zhì)電容管，一個電容就形成了。這個電容的單位面積大小，與柵氧的厚度和介電常數(shù)有關(guān)。

如果gate電壓是個比地還低的電壓，這個時候源漏之間的N型溝道不能形成，但是卻會使P型襯底的空穴在柵氧下方累積。如此一來，gate與襯底之間仍然會形成電容，此時的絕緣介質(zhì)仍是柵氧，所以此時與形成溝道時的電容大小幾無二致。

如果gate電壓處在一個不尷不尬的位置，既不能使源漏之間形成溝道，也不能使P型襯底的空穴在上方積累。此時可以認為，柵氧下方會形成一個空間電荷區(qū)，這個空間電荷區(qū)是電子與空穴結(jié)合后形成的區(qū)域，所以它不帶電，是一個“絕緣體”。由此，你應該清楚了，這個“絕緣體”會與柵氧這個絕緣體相疊加，導致等效的絕緣介質(zhì)厚度增加，所以電容值隨之下降。

下方的曲線可以說明上面介紹的情況。

Figure 2. 電容與柵壓的變化曲線

為什么會省面積

上面的介紹，我們知道，當溝道或者積累區(qū)形成，柵氧是MOS電容真正的絕緣介質(zhì)。柵氧的厚度和介電常數(shù)對電容的大小起決定性作用。

通常來說，除非是低介電常數(shù)（low-k）工藝，一般的工藝，金屬電容之間的絕緣介質(zhì)的介電常數(shù)和柵氧的介電常數(shù)，相差無幾。

以一個工藝資料來看，一個是3.9，一個是4.2。差別較小。

而如果比較兩種絕緣介質(zhì)的厚度，那就會差很多。一般來講，柵氧厚度會偏?。ㄓ绕涫堑蛪篗OS），比金屬電容之間的絕緣介質(zhì)的厚度可以小很多。

同樣拿我手頭的工藝資料來參考，5V MOS柵氧厚度13nm，1.8V MOS柵氧厚度4nm，而金屬電容，單位面積1fF的絕緣層厚度為64nm，單位面積1.7fF的絕緣層厚度會小一些，但是也要37nm。所以就厚度來講，后者比前者最少也要大3倍左右。

這就是MOS管做電容會節(jié)省面積的原因。

MOS電容優(yōu)勢與缺點

其實上面的一節(jié)，就已經(jīng)說出了MOS電容的優(yōu)勢在哪里了。

MOS電容主要的優(yōu)勢就是節(jié)省面積、方便，因為它本身就是MOS管，與身邊電路中的其他MOS管同為兄弟姐妹，想用的話，隨手就可以扔進電路。

缺點也是很顯而易見，就是MOS電容其實是個“壓控電容”，當上下兩個極板的壓差發(fā)生變化電容管，容值也會跟著改變，這在要求高精度的電路中，幾乎是致命的。微弱信號采集的前端模擬電路中，它壓根不敢露面。

但是在一些要求不是很嚴格的電路中，例如給數(shù)字信號的延時模塊等，MOS電容可以充當電容的完美替身。隨手就是一個電容，隱藏在許多MOS管的隊伍中，神不知鬼不覺。

另外一個不容易想到的缺點是，MOS電容的耐壓特性很差。這是因為它的絕緣介質(zhì)使用了柵氧，柵氧較薄。5V MOS電容，能承受的電壓在5V附近，1.8V MOS電容，能承受的電壓在1.8V附近。而金屬電容，有的卻可以承受幾十伏的高壓。這也是電路設計中，為什么盡量避免電源與地之間使用MOS電容去耦的原因所在。

文章由啟和科技編輯