晶振和電容的匹配 晶振 等效 于 電感/電容/內(nèi)阻使用 VCXO (壓控晶體振蕩器)作為時鐘(CLK)發(fā)生器 測量時可接出一段錫絲，錫絲上緊密纏繞十多匝線，形成天線感應，再用 counter 頻率計用探頭（可用示波器探頭）測量。其中 兩個電容 C1、C2 通過地串聯(lián)又與晶振并聯(lián)，并與其他雜散電容并聯(lián)。 一般選擇 C1、C2 值要比其他雜散電容高 8~10 倍，來減少雜散電容影響。 一般 IC 引腳約 2~3pF，雜散電容 2~3pF Co(晶振內(nèi)部電容)3~5pF 所有 Cl=C1 串 C2+IC+雜散+Co 即 Load capacitance :Cl 值fS = (Series) frequency =I2C BUS 很常用, 也常出問題, 所以我們通常要用 DIGITAL SCOPE 來觀察它在出 狀況前和出狀況時的波形有無異樣. 什么樣的波形才算正確呢? 1) rise time 2) fall time 3) ack voltage 4) start condition 5) stop condition 6) 讀的時候, ACK 從哪里來, 每個 BYTE 都要有? 最后一個 BYTE? 7) 寫的時候, ACK 從哪里來, 每個 BYTE 都要有? 最后一個 BYTE? 8) repeated start condition 9) 9 個 CLK 的間隔必須一樣嗎?如何選用 Voltage Regulator? 似乎很簡單, 提幾個問題讓大家考慮一下. 1)輸出電流需要多大? 2)Dropout(壓降)多大? 3)功耗多大? 4)采用哪一種 PAKAGE? 5)站立式的,要加 HEATSINK 嗎? 多大的 HEATSINK 才夠? 6)貼片式的, 要多大的銅片才夠上熱?7)PCB 所能承受的最高溫度是多少? 8)如輸入電壓太高, REGULATOR 兩端的壓降太大而引起過熱, 如何解決? 9) 多大的電流要求多寬的 COPPER TRACK? 10) 多大的電流要求多大的過孔?The table below gives rough guidelines of how wide to make a trace for a given amount of current. Trace Width [inches] 0.010 0.015 0.020 0.025 0.050 0.100 0.150 Trace Width [mm] 0.254 0.381 0.508 0.635 1.27 2.54 3.81 Current [A] 0.3 0.4 0.7 1.0 2.0 4.0 6.0Here is what I have used for years to calculate the current carrying capacity of a plated-thru hole. Find the circumference of the hole by multiplying the diameter x 3.141 this will give you the equivalent 1 Oz. trace width that can be used to find the current carrying capacity from the tables in IPC-D-275. Remember the copper in the hole is always 1 Oz. 1) Φ0.5 (diameter = 0.5mm) via Circumference of via = 0.5x3.14 = 1.57 mm 2) Φ0.3 (diameter = 0.3mm) via Circumference of via = 0.3x3.14 = 0.942 mm若用銅箔作為散熱, 需要多大的面積? 1.系統(tǒng)要求: VOUT=5.0V；VIN(MAX)=9.0V；VIN(MIN)=5.6V；IOUT=700mA；運行周期=100%；T A=50℃ 根據(jù)上面的系統(tǒng)要求選擇 750mA MIC2937A-5.0BU 穩(wěn)壓器，其參數(shù)為： VOUT=5V±2%(過熱時的最壞情況) TJ MAX=125℃。