從2007年高通首款采用65nm工藝的驍龍S1面世，到2020年底新推出的5nm工藝的驍龍888，處理器工藝節(jié)點實現(xiàn)了數(shù)代演進(jìn)，性能、功耗、面積和成本都取得巨大發(fā)展。osKednc

此前有消息指出，在經(jīng)歷兩代7nm節(jié)點產(chǎn)品（驍龍855和865）由臺積電（TSMC）生產(chǎn)后，2021年高通計劃將其首款搭載5nm工藝的驍龍888轉(zhuǎn)交三星生產(chǎn)。與此同時，蘋果的iPhone 12系列和iPad Air 2020中的A14 Bionic，以及華為Mate 40系列中所采用的麒麟9000芯片組，則采用TSMC最新的5nm工藝生產(chǎn)。但根據(jù)最新消息，由于三星5nm功耗翻車，驍龍888仍將有賴于TSMC支持。osKednc

一方面，代工廠正在加緊各自5nm工藝的市場進(jìn)程，另一方面，下游芯片商又必須在基于5nm工藝設(shè)計下一代芯片，還是轉(zhuǎn)向3nm或更先進(jìn)節(jié)點之間做出決定。osKednc

osKednc

圖1：臺積電工藝節(jié)點路線圖。（圖片來源：WikiChip）osKednc

這就可能影響到在3nm節(jié)點是延續(xù)現(xiàn)有的FinFET技術(shù)發(fā)展，還是在3nm或2nm節(jié)點采用最新的環(huán)柵晶體管（GAAFET）技術(shù)。GAAFET是從FinFET演變而來，這種新晶體管可提供更好的性能，但是難以制造、價格昂貴，因此遷移起來就可能很痛苦。從好的方面來說，業(yè)界正在開發(fā)新的蝕刻、圖案化等技術(shù)，以幫助向這些節(jié)點發(fā)展鋪平道路。osKednc

GAAFET推出的時間表可能因代工廠而異。三星和臺積電都采用FinFET生產(chǎn)7nm，也都采用FinFET過渡到5nm。這些工藝節(jié)點可同時實現(xiàn)速度和功耗的改進(jìn)。但是到未來的3nm，三星計劃轉(zhuǎn)移到納米片F(xiàn)ET之類的GAAFET技術(shù)。同時，臺積電則計劃首先在3nm推出FinFET，然后在3nm的后期或2nm推出GAAFET。臺積電將FinFET延續(xù)到3nm的舉動合乎邏輯——轉(zhuǎn)向新晶體管可能給客戶帶來潛在的干擾。但是最終FinFET就行不通了，所以臺積電后續(xù)只能遷移到環(huán)柵。osKednc

其他公司也都在開發(fā)高級工藝。英特爾目前正在交付10nm產(chǎn)品并在研發(fā)7nm（英特爾的10nm與代工廠的7nm類似。同時，中芯國際正在加強(qiáng)16nm/12nm FinFET布局，其10nm/7nm則處于研發(fā)中。osKednc

所有高級工藝都很燒錢，而且并非所有芯片都需要3nm等高級工藝。實際上，由于成本不斷上升，許多人都在探索其他方案。獲得擴(kuò)展優(yōu)勢的另一種方法是將高級芯片集成到同一個封裝中。多家公司都在開發(fā)新的高級封裝類型。osKednc

osKednc

圖2：平面晶體管、FinFET與納米片F(xiàn)ET三者對比。（圖片來源：三星）osKednc

微型化是否走到了盡頭？

芯片由三部分組成：晶體管、觸點和互連。晶體管用作器件中的開關(guān)。高級芯片擁有多達(dá)350億個晶體管。osKednc

互連位于晶體管的頂部，由微小的銅布線方案組成，用于將電信號從一個晶體管傳輸?shù)搅硪粋€晶體管。晶體管和互連之間通過中間工序（MOL）連接，MOL由微小的接觸結(jié)構(gòu)組成。osKednc

IC微型化是推進(jìn)設(shè)計的傳統(tǒng)方法，它是將每個工藝節(jié)點的晶體管規(guī)格縮小，然后將其集成到單個裸片上。osKednc

因此，芯片制造商每18到24個月就會通過晶體管密度的提高而推出一種新工藝技術(shù)。每種工藝都會取一個數(shù)字節(jié)點名稱。最初，節(jié)點名稱與晶體管柵極長度尺寸相關(guān)。osKednc

在每個節(jié)點上，芯片的晶體管規(guī)格都是微縮0.7倍，這樣，在相同的功率下性能就提高40%，面積就減少50%。芯片微型化技術(shù)讓新的電子產(chǎn)品實現(xiàn)了更多功能。osKednc

芯片制造商在邁向各個工藝節(jié)點的過程中都遵循這個趨勢。但是，到20nm時，傳統(tǒng)的平面晶體管就行不通了，這時就發(fā)生了很大的改變。從2011年開始，芯片制造商開始向FinFET遷移，從而延續(xù)摩爾定律的發(fā)展。osKednc