1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門電路必須加上拉電阻，以提高輸出的高電平值。

3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗， 提供泄荷通路。

5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則包括:

1、從節(jié)約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。

2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。

3、對于高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮

以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理

二、電阻的具體取值怎么計算的？

上拉電阻是不是應該是接Vcc再接電阻，然后接到管腳上的？

一般上下拉的電阻取值都有個特定的范圍,不能太大,也不能太小.都在幾K到幾十K之間吧,具體的還要看電路要求.在一些單片機中，例如AVR系列單片機ATmega8L，帶有內(nèi)部上拉電阻Rpu。

可以通過單片機程序控制電阻上拉與否，從而不需要外接上拉。

一般說來，不光是重要的信號線，只要信號在一段時間內(nèi)可能出于無驅動狀態(tài)，就需要處理。

比如說，一個CMOS門的輸入端阻抗很高，沒有處理，在懸空狀況下很容易撿拾到干擾，如果能量足夠甚至會導致?lián)舸┗蛘唛V鎖，導致器件失效。祈禱輸入的保護二極管安全工作吧。如果電平一直處于中間態(tài)，那輸出就可能是不確定的情況，也可能是上下MOS都導通，對器件壽命造成影響。

總線上當所有的器件都處于高阻態(tài)時也容易有干擾出現(xiàn)。因為這時讀寫控制線處于無效狀態(tài)，所以不一定會引起問題。你如果覺得自己能夠接受的話也就將就了。但是這時你就要注意到，控制線不能懸空，不然……

TTL電路的輸入端是一個發(fā)射極開路引出的結構，拉高或者不接都是高電平，但是強烈建議不要懸空不接。

還是下拉？要看需要。一方面器件可能又要求，另一方面，比如總線上兩個器件，使能控制都是高有效，那么最好下拉，否則當控制信號沒有建立的時候就會出現(xiàn)兩個沖突，可能燒片。如果計算機總線上面掛了一個D/A，上電復位信號要對它清零或者預置，那么總線可以上下拉到你需要的數(shù)字。

至于上下拉電阻的大小，這個情況就比較多了。CMOS輸入的阻抗很高，上下拉電阻阻值可以大一些，一般低功耗電路的阻值取得都比較大，但是抗干擾能力相應比較弱一些。

場合下拉電阻取值比上拉電阻要小，這個是歷史遺留問題。如上面所說，TTL電路上拉時輸入3集管基射反偏，沒有什么電流，但是下拉時要能夠使得輸入晶體管工作，這個在TTL的手冊中可以查到。

也是為了這個歷史遺留問題下拉電阻有輸入拉不低，有些CMOS器件內(nèi)部采用了上拉，這時它會告訴你可以不處理這些管腳，但是這時你就要注意了，因為下拉再用10K可能不好使，因為也許內(nèi)置的20K電阻和外置的10Ｋ把電平固定在了1V左右。

有時候你會看到150歐姆或者50歐姆左右的上下拉電阻，尤其是在高速電路中會看到。

150歐姆電阻下拉一般在PECL邏輯中出現(xiàn)。PECL邏輯輸出級是設計開路的電壓跟隨器，需要你用電阻來建立電壓。

50歐姆的電阻在TTL電路中用的不多，因為靜態(tài)功耗實在是比較大。在CML電路和PECL電路中兼起到了端接和偏置的作用。

CML電路輸出級是一對集電極開路的三極管，需要一個上拉電阻來建立電平。這個電阻可以放在發(fā)送端，那么接受端還需要端接處理，也可以放到接受端，這時候端接電阻和偏置電阻就是一個。PECL電路結構上就好像CML后面跟了一個射極跟隨器。